프로젝트/FPGA (2) 썸네일형 리스트형 [FPGA] Verilog 문법 Verilog HDL은 C 스타일의 회로를 다루는 프로그래밍 언어이다. 차이점은 프로그램의 경우, 절차적으로 수행되지만 Verilog의 경우 실행과 동시에 모든 코드가 병렬로 수행된다는 것이다. => 코드로 회로를 설계한다!! Module 하나의 module은 하나의 블록을 의미한다. 입력과 출력에 대한 정의, 내부 동작을 포함한다.module moudle_name( input wire a, input wire b, output wire y); assign y = a&b;endmodule 모듈 정의module모듈 시작 키워드endmodule모듈 종료 키워드input, output, inout입출력 포트 정의wire(연결된 회로망을 의미, 조합회로), reg(값이 저장되는 변수, 순차회.. Xilinx Spartan-6 FPGA 구입 및 환경 세팅 Xilinx Spartan-6 FPGA를 디바이스 마트에서 구입했다. 컴퓨터 아키텍처 관련 공부를 하면서 FPGA를 이용한 실습도 해보고, 기회가 된다면 프로젝트를 수행보기도 할 예정이다. 보드는 디바이스 마트에서 구매하였다.https://www.devicemart.co.kr/goods/view?no=1327682 GB1 Xilinx Spartan-6 FPGA EVBXilinx Spartan-6 XC6SLX9 FPGA / FTDI FT2232H USB-JTAG- Serial IC / SPI program flash (4Mbit) / 14pin JTAG connector / 4 digit 7 segment / 2x 8P Connectors / 40P Connector / DC-JACKwww.devicem.. 이전 1 다음
